# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-074172

(43)Date of publication of application: 18.03.1997

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/82 H01L 21/768 H01L 27/10

(21)Application number: 07-230355

(71)Applicant: FUJITSU LTD

(22)Date of filing:

07.09.1995


(72)Inventor: SHIMIZU HIROSHI

## (54) SEMICONDUCTOR DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device wherein wiring can be performed on a function block without exerting influence on inner signals of the function block, regarding a semiconductor device having a structure wherein a passing wiring is formed over the function block including a very small signal wiring and a signal is transmitted.

SOLUTION: When an RAM macro B2 is arranged between an RAM macro B1 and an RAM macro B3, and a data bus 6 is wired between the RAM macro B1 and the RAM macro B3, the data bus 6 is wired above the RAM macro B2, and a shield layer maintained at a ground potential is formed between the RAM macro B3 and the data bus 6.



# **LEGAL STATUS**

[Date of request for examination]

05.10.1998

[Date of sending the examiner's decision of

rejection] [Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3154650

[Date of registration]

02.02.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-74172

(43)公開日 平成9年(1997)3月18日


(51) Int.Cl. <sup>6</sup>		酸別記号 471	庁内整理番号	FΙ					技術表示箇所
H01L	27/108			H0	1 L 2	27/10		681E	
	21/8242							471 491	
	21/82								
	21/768				21/82 21/90			В	
	27/10							W	
			審査請求	未請求	請求	項の数 6	OL	(全 10 頁)	最終頁に続く
(21) 出願番号	}	特願平7-230355	***	(71)	出願人	000005	223		
							株式会	社	
(22)出願日		平成7年(1995)9月7日				神奈川	県川崎	市中原区上小	田中4丁目1番
						1号			
				(72)	発明者	<b>清水</b>	宏		•
						神奈川	県川崎	市中原区上小	田中1015番地
						宮士通	株式会	社内	
				(74)	代理人	<b>上野代</b>	伊東	忠彦	
				İ					

# (54) 【発明の名称】 半導体装置

## (57)【要約】

【課題】 微小信号配線を含む機能ブロック越しに通過 配線を形成し、信号を伝送する構成の半導体装置に関 し、機能ブロックの内部信号に影響を与えることなく機 能ブロック上に配線を行える半導体装置を提供すること を目的とする。

【解決手段】 RAMマクロB1とRAMマクロB2と の間にRAMマクロB3が配置され、RAMマクロB1 とRAMマクロB2との間にデータバス6を配線する 時、データバス6をRAMマクロB3の上部に配線し、 RAMマクロB3とデータバス6との間に接地電位に保 持されたシールド層7を形成する。



#### 【特許請求の範囲】

【請求項1】 半導体基板上に微小信号配線を含む機能 ブロックと、該機能ブロック越しに信号を伝送する通過 配線を有する半導体装置において、

前記微小信号配線と前記通過配線との間に所定の電位に 保持されたシールド層を有することを特徴とする半導体 装置。

【請求項2】 前記シールド層は、前記微小信号配線及び前記通過配線とは異なる層として形成したことを特徴とする請求項1記載の半導体装置。

【請求項3】 半導体基板上に微小信号配線を含む機能 ブロックと、該論理ブロック越しに信号を伝送する通過 配線を有する半導体装置において、

前記通過配線は、前記機能ブロック上を通過するように 配線し、

前記微小信号配線は、前記通過配線の直下をさけて配線したことを特徴とする半導体装置。

【請求項4】 半導体基板上に微小信号配線を含む機能 ブロックと、該機能ブロック越しに信号を伝送する通過 配線を有する半導体装置において、

前記微小信号配線は、微小信号を伝送する第1の微小信号配線と、

前記第1の微小信号配線と近接して配線された第2の微 小信号配線とを有し、

該第1の微小信号配線と該第2の微小信号配線とに互い に相補的な信号を供給する構成とし、

前記通過配線を伝送される信号が前記第1の微小信号配 線及び前記第2の微小信号配線に対して同じ影響を与え る経路に前記通過配線を配置したことを特徴とする半導 体装置。

【請求項5】 半導体基板上に微小信号配線を含む機能 ブロックと、該機能ブロック越しに信号を伝送する通過 配線を有する半導体装置において、

前記通過配線のうち微小振幅信号を伝送する通過配線を 前記機能ブロック上に配線することを特徴とする半導体 装置。

【請求項6】 半導体基板上に微小信号配線を含む機能 ブロックと、該機能ブロック越しに信号を伝送する通過 配線を有する半導体装置において、

前記微小信号線の側部に前記微小信号線に平行に配線され、一定の電位に保持された第1のシールド線と、

前記微小信号線の上部に前記微小信号線に平行に前記第 1のシールド線と重なり合うように配線され、一定の電 位に保持された第2のシールド線とを有し、

前記第1のシールド線又は前記第2のシールド線上部に 前記通過配線を配置したことを特徴とする半導体装置。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、半導体装置に係り、特に、微小信号配線を含む機能ブロック越しに通過 50

配線を形成し、信号を伝送する構成の半導体装置に関する。近年、半導体装置は、多種多様化しており、これに伴って、各種機能に容易に対応できる装置が求められている。このような、半導体装置としてマスタスライス方式の半導体装置が開発されている。マスタスライス方式の半導体装置は、半導体基板に複数の基本セルを形成し、基本セル間を接続する配線により所望の機能を実現している。

【0002】このような方法では、特定の機能ブロックについては、ライブラリに予め配線パターンが格納されており、機能ブロックの半導体基板上での配置を決めるだけで、所望の機能を実現できるチップの設計が可能な構成とされている。このように、予め配線が設定され、特定の機能ブロックを構成するものをマクロと呼ぶ。このような方法により設計されるチップでは、機能ブロック(マクロ)間を接続しようとする場合に、接続しようとする機能ブロックに挟まれて配置された機能ブロックを飛び越えて配線を行う必要があった。

### [0003]

20 【従来の技術】図10に従来の一例の構成図を示す。図 10の半導体装置51は、半導体基板52上にSRAM (Static Random Access Mem ory)として機能する機能論理ブロックであるRAM マクロB41〜B43が形成されている。RAMマクロ B41〜B43は、データバス53により接続され、R AMマクロB41〜B43間で信号を伝送することがで きる構成とされている。

【0004】隣接するRAMマクロB41、B42間のみでなく、RAMマクロB41からRAMマクロB42を飛び越えて、RAMマクロB43に信号を伝送する場合がある。このとき、RAMマクロB41からRAMマクロB43に信号を伝送する配線とRAMマクロB42の内部で信号を伝送する配線とが近接して配線すると、RAMマクロB42の内部の微小振幅信号がRAMマクロB41からRAMマクロB43に伝送される大きい振幅を有する信号の影響を受け信号波形が変形する可能性がある。

【0005】このため、微小振幅信号が他の信号の影響を受けることがないように、RAMマクロB41からRAMマクロB43に信号を伝送する配線がRAMマクロB42の内部の信号を伝送する配線の直上に配置されないような設計がなされている。すなわち、RAMマクロB41からRAMマクロB43に信号を伝送する配線をRAMマクロB42を迂回して配置していた。

【0006】しかし、このような方法では、機能論理ブロック間の間隔を大きくとる必要があるため、高集積化が困難となる。図11に従来の他の一例の構成図を示す。図11(A)は、平面図、(B)は、断面図を示す。

【0007】図11の半導体装置は、機能論理ブロック

B51上に配線63を可能にするため、機能論理ブロックB51の内部配線51の周辺にシールド膜62を形成したものがあった(特開平4-253371号)。

#### [0008]

【発明が解決しようとする課題】しかるに、従来の図1 0に示す半導体装置では、内部に微小信号配線を含む機 能論理ブロック上には配線を禁止しており、このような 機能論理ブロックを飛び越えて配線を行う必要がある場 合には、機能論理ブロックを迂回して配線を行っていた ため、高集積化が困難であるとともに、配線が長くなる ため、遅延時間が長くなり動作速度が遅くなる等の問題 点が生じていた。

【0009】また、図11に示す半導体装置では、機能論理ブロック内の配線の周辺にシールド膜を形成する構成であるため、十分なシールド効果が得られず、信号波形が変形する恐れがあった。本発明は、上記の点に鑑みてなされたもので、機能ブロックの内部信号に影響を与えることなく機能ブロック上に配線を行える半導体装置を提供することを目的とする。

### [0010]

【課題を解決するための手段】本発明の請求項1は、半 導体基板上に微小信号配線を含む機能ブロックと、該機 能ブロック越しに信号を伝送する通過配線を有する半導 体装置において、前記微小信号配線と前記通過配線との 間に所定の電位に保持されたシールド層を有することを 特徴とする。

【0011】請求項1によれば、微小信号配線と通過配線との間に所定の電位に保持されたシールド層を設けることにより、微小信号配線と通過配線との間をシールドすることができるため、通過配線の信号により微小信号 30配線を伝送する信号波形が変形してしまうことがなくなる。

【0012】請求項2は、シールド層を微小信号配線及び通過配線とは異なる層として形成したことを特徴とする。請求項2によれば、シールド層を微小信号配線及び通過配線とは異なる層とすることにより、シールド層を機能ブロックに対してべたに形成できるため、微小信号配線と通過配線とのシールドを効果的に行える。

【0013】請求項3は、半導体基板上に微小信号配線を含む機能ブロックと、該論理ブロック越しに信号を伝 40送する通過配線を有する半導体装置において、前記通過配線を前記機能ブロック上を通過するように配線し、前記微小信号配線を前記通過配線の直下をさけて配線したことを特徴とする。

【0014】請求項3によれば、微小信号配線と通過配線とが近接することがないため、通過配線の信号により微小信号配線を伝送する信号波形が変形してしまうことがなくなる。請求項4は、半導体基板上に微小信号配線を含む機能ブロックと、該機能ブロック越しに信号を伝送する通過配線を有する半導体装置において、前記微小

信号配線は、微小信号を伝送する第1の微小信号配線と、前記第1の微小信号配線と近接して配線された第2の微小信号配線とを有し、該第1の微小信号配線と該第2の微小信号配線とに互いに相補的な信号を供給する構成とし、前記通過配線を伝送される信号が前記第1の微小信号配線及び前記第2の微小信号配線に対して同じ影響を与える経路に前記通過配線を配置したことを特徴とする。

【0015】請求項4によれば、微小信号配線を微小信号を伝送する第1の微小信号配線と、前記第1の微小信号配線と近接して配線された第2の微小信号配線とで構成し、第1の微小信号配線と第2の微小信号配線とに互いに相補的な信号を供給し、通過配線を伝送される信号が第1の微小信号配線及び第2の微小信号配線に対して同じ影響を与える経路に通過配線を配置することにより、通過配線が第1の微小信号配線及び第2の微小信号配線の信号に対して同等の波形の変形を与えるため、第1の微小信号配線の信号と第2の微小信号配線の信号との差を検出することにより通過配線の信号による影響を受けない信号が得られる。

【0016】請求項5は、半導体基板上に微小信号配線を含む機能ブロックと、該機能ブロック越しに信号を伝送する通過配線を有する半導体装置において、前記通過配線のうち微小振幅信号を伝送する通過配線を前記機能ブロック上に配線することを特徴とする。

【0017】請求項5によれば、通過配線のうち微小振幅信号を伝送する通過配線を機能ブロック上に配線することにより、通過配線が微小信号配線に与える影響を低減できる。請求項6は、半導体基板上に微小信号配線を含む機能ブロックと、該機能ブロック越しに信号を伝送する通過配線を有する半導体装置において、前記微小信号線の側部に前記微小信号線に平行に配線され、一定の電位に保持された第1のシールド線と、前記微小信号線の上部に前記微小信号線に平行に前記第1のシールド線と重なり合うように配線され、一定の電位に保持された第2のシールド線とを有し、前記第1のシールド線又は前記第2のシールド線上部に前記通過配線を配置したことを特徴とする。

【0018】請求項6によれば、第1のシールド線を微小信号線の側部に微小信号線に平行に配線し、第2のシールド線を微小信号線の上部に微小信号線に平行に前記第1のシールド線と重なり合うように配線することにより微小信号線の左右と上部をシールド線で囲むことができるため、シールド線の上部を通過する通過配線から微小信号配線をシールドすることができ、通過配線の信号により微小信号配線を伝送する信号波形が変形してしまうことがなくなる。

## [0019]

を含む機能プロックと、該機能プロック越しに信号を伝 【発明の実施の形態】図1に本発明の一実施例の概略構送する通過配線を有する半導体装置において、前記微小 50 成図を示す。本実施例の半導体装置1は、3つのRAM

(Random Access Memory)マクロ B1~B3が1チップの半導体基板2上に搭載された構成とされている。

【0020】RAMマクロB1~B3は、SRAM(Static Random Access Memory)を構成しており、半導体基板2上に順に配列されて形成される。RAMマクロB1~B3は、振幅が数10ミリボルトの微小振幅信号を伝送する信号線が配線されたメモリセルアレイ3、及び、センスアンプ4を含む構成とされている。

【0021】RAMマクロB1は、RAMマクロB2とデータバス5で接続されるとともに、RAMマクロB2を飛び越えてRAMマクロB3とデータバス6で接続されている。RAMマクロB1とRAMマクロB3とを接続するデータバス6は、RAMマクロB2の上を通過して配線されてRAMマクロB3に接続されている。

【0022】このとき、データバス6には、5ボルト、3.3ボルト、2.5ボルト等の電源電圧レベル程度の振幅を有する信号が通過する。このため、データバス6を伝送される信号でRAMマクロB2を構成するセルアレイ3、及び、センスアンプ4を伝送される微小信号が変動しないようにデータバス6とRAMマクロB2との間にシールド層7が形成されている。

【0023】図2に本発明の第1実施例のRAMマクロB2の構成図を示す。図2(A)は、RAMマクロB2の要部の平面図、(B)は、RAMマクロB2の要部の断面図を示す。RAMマクロB2は、半導体基板2上にセル等各種素子が形成され、その上に酸化膜や窒化膜などの絶縁層8が形成され、絶縁層8上にはビット線等の微小信号が伝送される微小信号線9が配線された構成と30されている。なお、微小信号線9は、アルミ等よりなり、絶縁層8に形成されたコンタクトホール等を介して絶縁層8の下部に形成された素子などと接続される。

【0024】RAMマクロB2には、微小信号線9の上層にさらに酸化膜や窒化膜などの絶縁層10が形成され、その上層にシールド層7が形成されている。シールド層7は、アルミ、タングステン、銅等よりなりRAMマクロB2の上面の全面にわたって形成されている。シールド層7は、接地され、その電位は、接地レベルに保持されている。

【0025】シールド層7の上層には、酸化膜や窒化膜などの絶縁層11が形成され、絶縁層11の上層にRAMマクロB1とRAMマクロB3とを接続するデータバス6が形成される。データバス6は、アルミ、タングステン、銅等よりなる。データバス6の上部には、酸化膜や窒化膜などよりなる保護層12が形成される。

【0026】このように、本実施例によれば、RAMマクロB1とRAMマクロB3とに挟まれて配置されたRAMマクロB2の上面に絶縁層10を介して例えば接地レベル等に保持されたシールド層7を形成し、シールド 50

層7を介してRAMマクロB2上を通過するデータバス6等の信号配線を形成することにより、RAMマクロB2上を通過するデータバス6に流れる信号の影響をシールド層7によりカットしRAMマクロB2に内蔵された微小信号線に影響を与えることがないため、RAMマクロB2の誤動作などを防止できる。

【0027】なお、シールド層7に付与される電位は、一定に保持される電位であれば良く、接地レベルの他に、例えば、電源レベルや基準電位(refレベル)で あっても良い。また、RAMマクロB1とRAMマクロB2とを接続するデータバス6をRAMマクロB1とRAMマクロB2との間で直線的に配線できるため、データバス6を伝送される信号の遅延を必要最低限に押さえることができる。

【0028】さらに、データバス6がRAMマクロB2の側方を迂回しないため、半導体基板2上にデータバス6の配線のためのスペースを設ける必要がなく、半導体チップの小型化に寄与する。なお、本実施例では、RAMマクロB2の全面にシールド層7を形成しているが、20データバス6の直下にだけシールド層を形成する構成としてもよい。

【0029】また、データバス6、シールド層7、微小信号線9の材質は、アルミーアルミーアルミ、または、タングステンーアルミーアルミの組み合わせが好ましい。さらに、微小信号線9としては、RAMマクロB2がSRAMとするとビット線、データバス線、センスアンプ回路等がある。

【0030】図3に本発明の第2実施例の概略構成図を示す。同図中、図1と同一構成部分には、同一符号を付30 し、その説明は省略する。本実施例の半導体装置21 は、RAMマクロB1とRAMマクロB3とに挟まれて配置されたRAMマクロB12の構成が、第1実施例の半導体装置1とは異なる。本実施例のRAMマクロB12は、微小振幅信号が伝送される微小信号線が配線されたセルアレイ23、センスアンプ24を分割して配置し、データバス6がセルアレイ23、及び、センスアンプ24上を通過しない構成とされている。なお、このとき、データバス6の下部の領域25には、デコーダ、入出力回路などの微小信号を扱わない回路を配置し、RAMマクロB12の全体のサイズが大きくならないように構成されている。

【0031】また、セルアレイ23とセンスアンプ24との間には、シールド部26が形成され、データバス6とセンスアンプ23、センスアンプ24との間をシールドしている。図4に本発明の第2実施例のRAMマクロB12の要部の構成図を示す。図4(A)は、RAMマクロB12の要部の平面図、(B)は、RAMマクロB12の要部の断面図を示す。同図中、同一構成部分には、同一符号を付し、その説明は省略する。

【0032】RAMマクロB12は、セルアレイ23、

センスアンプ24が半導体基板2上の領域27、28に 分割して形成されている。 RAMマクロB12は、半 導体基板2上にセル等各種素子が形成され、その上に酸 化膜や窒化膜などの絶縁層8が形成され、絶縁層8上に はビット線等の微小信号が伝送される微小信号線9が配 線される。微小信号線9は、セルアレイ23、センスア ンプ24の形成される領域27、28上に形成される。

【0033】微小信号線9のセルアレイ23、センスア ンプ24の形成された領域27、28とデータバス6が 形成される領域25との間には、シールド部26が形成 10 される。シールド部26は、アルミ、タングステン、銅 等より構成され、接地されて、接地レベルや電源レベ ル、基準レベルに保持されている。

【0034】このように、本実施例によれば、RAMマ クロB1とRAMマクロB3とに挟まれて配置されたR AMマクロB12の微小信号を扱うセルアレイ23、セ ンスアンプ24をデータバス6が通過する経路をさけて 配置し、データバス6の下部には、微小振幅信号を扱わ ないデコーダ、入出力回路等のブロックを配置すること により微小信号を扱うセルアレイ23、センスアンプ2 4をデータバス6と離して配置できるため、セルアレイ 23、センスアンプ24がデータバス6を伝送される信 号の影響を受けにくくなり、RAMマクロB12の誤動 作などを防止できる。

【0035】また、RAMマクロB1とRAMマクロB 2とを接続するデータバス6をRAMマクロB1とRA MマクロB2との間で直線的に配線できるため、データ バス6を伝送される信号の遅延を必要最低限に押さえる ことができる。さらに、RAMマクロB12は、内部ブ ロックの配置が換わるだけで、占有する面積の増加など 30 なし上記構成をに実現できる。このため、第1実施例と 同様に半導体基板2上にデータバス6の配線のためのス ペースを設ける必要がなくなることから、半導体チップ の小型化に寄与する。

【0036】図5に本発明の第3実施例の概略構成図を 示す。同図中、図1と同一構成部分には同一符号を付 し、その説明は省略する。本実施例の半導体装置31 は、RAMマクロB1とRAMマクロB3とに挟まれて 配置されたRAMマクロB22の構成が、第1実施例の 半導体装置1とは異なる。RAMマクロB22は、セル 40 アレイ32の上部にRAMマクロB1とRAMマクロB 3とを接続するデータバス6が配置される。

【0037】このとき、データバス6とセルアレイ32 で微小振幅信号を伝送するデータ線D1~D2Nとが直 交するように構成されている。セルアレイ32では、一 般にデータ線は2本で一組にとされており対をなすデー タ線には、互いに相補的な信号が伝送される構成とされ ている。すなわち、1対のデータ線D1、D2には、デ ータ線D1がハイレベルとなると、データ線D2はロー ータ線D2がハイレベルとなる信号が伝送される。

【0038】図6に本発明の第3実施例のRAMマクロ B22の要部の構成図を示す。図6(A)は、RAMマ クロB22の要部の平面図、(B)は、RAMマクロB 22の要部の断面図を示す。同図中、同一構成部分に は、同一符号を付し、その説明は省略する。

8

【0039】本実施例のRAMマクロB22では、デー タバス6が微小振幅信号線9に相当するセルアレイ32 のデータ線D1~DNに直交して配線され、データバス 6のデータ線D1~DNへの影響が対をなすデータ線間 で互いに均等になるように配置してある。

【0040】図7に本発明の第3実施例のRAMマクロ B22の要部の動作波形図を示す。図7においてaは、 データバス6を伝送される信号波形、bは、データ線D - 1を伝送される信号波形、cは、データ線D1と対をな すデータ線D2を伝送される信号波形図を示す。

【0041】図7においてデータバス6を伝送される信 号aが破線で囲んだ部分で変動すると、データバス6に 直交して配線されたデータ線D1、D2ともにデータバ ス6から同様の影響に破線で囲んだような影響を受け る。しかしながら、RAMマクロB22のセンスアンプ 33では、対をなすデータ線間の電位差よりハイレベ ル、又は、ローレベルの検出を行っているため、対をな すデータ線D1、D2の信号が同等の影響を受けても対 をなすデータ線間の電位差に影響がでることがない。し たがって、RAMマクロB22上にデータバス6を配線 してもRAMマクロB22の動作に影響を与えずに済 te.

【0042】なお、RAMマクロB22では、センスア ンプ33は、データバス6からは、外れた位置に配置さ れ、データバス6下部には、データデコーダ34等の微 小振幅信号を扱わないブロックが配置される。以上、本 実施例によれば、RAMマクロB1とRAMマクロB3 とに挟まれて配置されたRAMマクロB22上にRAM マクロB1とRAMマクロB3とを接続するデータバス 6を配線することができるため、RAMマクロB1とR AMマクロB2とを接続するデータバス6をRAMマク ロB1とRAMマクロB2との間で直線的に配線できる ため、データバス6を伝送される信号の遅延を必要最低 限に押さえることができる。

【0043】また、シールド層などを形成する必要がな いため、半導体チップの製造工程を増加することなく実 現できる。図8に本発明の第4実施例の概略構成図を示 す。同図中、図1と同一構成部分には同一符号を付し、 その説明は省略する。

【0044】本実施例の半導体装置41では、RAMマ クロB31がRAMマクロB32、RAMマクロB3 3、RAMマクロB34、RAMマクロB35に囲まれ た構成とされており、RAMマクロB31の上部にRA レベルとなり、データ線D1がローレベルとなると、デ 50 MマクロB32とRAMマクロB33とを接続するデー

タバス42、RAMマクロB34とRAMマクロB35 とを接続するデータバス43が直交して配線されている。

【0045】図9に本発明の第4実施例のRAMマクロB31の要部の構成図を示す。図4(A)は、RAMマクロB31の要部の平面図、(B)は、RAMマクロB31の要部の断面図を示す。同図中、同一構成部分には、同一符号を付し、その説明は省略する。

【0046】RAMマクロB31は、SRAM等を構成しており、半導体基板2上にセル等各種素子が形成され、その上に酸化膜や窒化膜などの絶縁層8が形成され、絶縁層8上にはワード信号が伝送されるワード線WLが配線される。ワード線WLの上部には、絶縁層44が形成され、絶縁層44の上部に微小信号線であるビット線BLが配線される。ビット線BLと同じ層にはビット線BLと平行してビット線BLを左右からシールドするための第1のシールド線SL1が形成されている。

【0047】ビット線BL及び第1のシールド線SL1の上部には絶縁層45が形成され、絶縁層45の上部にはRAMマクロB31上を通過する通過配線であり、RAMマクロB32とRAMマクロB33とを接続するデータバス42が配線される。データバス42は下層の第1のシールド線SL1上部に平行に配線されている。データバス42と同じ層には下層のビット線BL上部にビット線BLと平行にビット線BL上部をシールドするための第2のシールド線SL2は、ビット線BLの配線幅より大きい幅を有し、ビット線BLの左右に形成された第1のシールド線SL1と重り合うように配線される。

【0048】なお、第1及び第2のシールド層SL1, SL2は、アルミ、タングステン、銅等より構成され、接地レベルや電源レベル、基準レベルに保持されている。データバス42及び第2のシールド線SL2の上部には絶縁膜46が形成され、絶縁膜46の上部にはRAMマクロB31上を通過する通過配線であり、RAMマクロB34とRAMマクロB35とを接続するデータバス43が配線される。また、データバス43の上部には、保護層47が形成される。

【0049】本実施例では、第1及び第2のシールド線 SL1、SL2が小振幅信号が供給されるビット線BL と平行に、かつ、ビット線BLの左右と上部に互いに重 なり合うように配線され、一定の電位に保持されてお り、この第1及び第2のシールド線SL1、SL2によ りビット線BLの上方に配線されるデータバス42、4 3からビット線BLをシールドし、保護している。

【0050】なお、本実施例によれば、第1及び第2のシールド線SL1、SL2は、ビット線BL、データバス42と同一の層に形成されており、ビット線BL、データバス42の形成時に同時に形成でき、専用の工程が不要となる。また、データバス43に関しては、第1及 50

び第2のシールド線SL1, SL2の配線方向の影響を 受けないため、RAMマクロB31上を自由に配線できる。

【0051】このように、本実施例によれば、RAMマクロB31の微小振幅信号をビット線BL上にデータバス42、43を通過させるかとができ、データバス42、43を直線的に配線できるため、データバス42、43を伝送される信号の遅延を必要最低限に押さえることができる。

【0052】なお、上述の第1~第4実施例では、機能 ブロックとしてRAMマクロを適応したものについて説 明したが、機能ブロックとしては、RAMマクロに限る ことはなく、レジスタ、MPU、乗算器など他の機能を 有するブロックでもよい。また、ブロック上を通過する 通過配線もデータバスに限られるものではなく、他の信 号線であっても良い。

### [0053]

【発明の効果】上述の如く、本発明の請求項1によれば、微小信号配線と通過配線との間に所定の電位に保持されたシールド層を設けることにより、微小信号配線と通過配線との間をシールドすることができるため、通過配線の信号により微小信号配線を伝送する信号波形が変形してしまうことがなくなり、したがって、機能ブロック上に通過配線を配置でき、信号経路を短縮できるため、信号の遅延時間を短縮できるとともに、専用の配線スペースが不要となり、装置を小型化することができる等の特長を有する。

【0054】請求項2によれば、シールド層を微小信号配線及び通過配線とは異なる層とすることにより、シールド層を機能ブロックに対してべたに形成できるため、微小信号配線と通過配線とのシールドを効果的に行える等の特長を有する。請求項3によれば、通過配線が機能ブロック上通過しても微小信号配線と通過配線とが近接することがないため、通過配線の信号により微小信号配線を伝送する信号波形が変形してしまうことがなくなり、したがって、機能ブロック上に通過配線を配置でき、信号経路を短縮できるため、信号の遅延時間を短縮できるとともに、専用の配線スペースが不要となり、装置を小型化することができる等の特長を有する。

【0055】請求項4によれば、微小信号配線を微小信号を伝送する第1の微小信号配線と、前記第1の微小信号配線とで構成し、第1の微小信号配線と第2の微小信号配線とに互いに相補的な信号を供給し、通過配線を伝送される信号が第1の微小信号配線及び第2の微小信号配線に対して同じ影響を与える経路に通過配線を配置することにより、通過配線が第1の微小信号配線及び第2の微小信号配線の信号に対して同等の波形の変形を与えるため、第1の微小信号配線の信号と第2の微小信号配線の信号と第2の微小信号配線の信号との差を検出することにより通過配線の信号による影響を

受けない信号が得られ、したがって、機能ブロック上に 通過配線を配置でき、信号経路を短縮できるため、信号 の遅延時間を短縮できるとともに、専用の配線スペース が不要となり、装置を小型化することができる等の特長 を有する。

【0056】請求項5によれば、通過配線のうち微小振 幅信号を伝送する通過配線を機能ブロック上に配線する ことにより、通過配線が微小信号配線に与える影響を低 減できるため、機能ブロックが通過配線の信号の影響を 受けにくくなり、したがって、機能プロック上に通過配 10 1、22、31、41 半導体装置 線を配置でき、信号経路を短縮できるため、信号の遅延 時間を短縮できるとともに、専用の配線スペースが不要 となり、装置を小型化することができる等の特長を有す


【0057】請求項6によれば、第1のシールド線を微 小信号線の側部に微小信号線に平行に配線し、第2のシ ールド線を微小信号線の上部に微小信号線に平行に前記 第1のシールド線と重なり合うように配線することによ り微小信号線の左右と上部をシールド線で囲むことがで きるため、シールド線の上部を通過する通過配線から微 20 小信号配線をシールドすることができ等の特長を有す


#### 【図面の簡単な説明】

- 【図1】本発明の第1実施例の概略構成図である。
- 【図2】本発明の第1実施例の要部の構成図である。
- 【図3】本発明の第2実施例の概略構成図である。
- 【図4】本発明の第2実施例の要部の構成図である。

【図4】

本発明の第2実施例の要部の構成図





12


- 【図5】本発明の第3実施例の概略構成図である。
- 【図6】本発明の第3実施例の要部の構成図である。
- 【図7】本発明の第3実施例の要部の動作説明図であ る。
- 【図8】本発明の第4実施例の概略構成図である。
- 【図9】本発明の第4実施例の要部の構成図である。
- 【図10】従来の一例の構成図である。
- 【図11】従来の他の一例の構成図である。


【符号の説明】

- - 2 半導体基板
  - 3、23、32 セルアレイ
  - 4、24、33 センスアンプ
  - 5、6、43 データバス
  - 7 シールド層
  - 8、10、11 絶縁層
  - 9 微小振幅信号線
  - 12 保護層
  - 25、27、28 領域
- 26 シールド部
  - WL ワード線 `
  - BL ビット線
  - SL1 第1のシールド線
  - SL2 第2のシールド線
  - B1, B2, B3, B12, B22, B31~B35,
  - B41~B43 RAMマクロ


【図6】


# 本発明の第3実施例の要部の構成図






【図1】






【図2】

# 本発明の第1実施例の要節の構成図






【図3】


本発明の第2実施例の概略構成図

本発明の第3実施例の要部の動作波形図

【図7】



22 半導体装置



【図5】


本発明の第3実施例の観略構成図

[図8]

# 本発明の前4 実施例の極略構成図



Œ



#写体装置

B32

B34

データバス43

B33


B33


【図10】

従来の一例の構成図


【図11】

従来の他の一例の構成図






51 半導体展費




【図9】

# 本発明の第4実施例の要部の 成図

(A)





フロントページの続き

(51) Int. C1. <sup>6</sup> H O 1 L 27/10

識別記号 491 庁内整理番号

FΙ

技術表示箇所